迎戰 AI 能源戰爭！聯發科執行長蔡力行：2030 年前若不百倍效能，經濟恐停擺！

近期聯發科執行長蔡力行在 ISSCC 2026 大會上發表演講，直指 AI 時代已全面來臨，但背後隱藏的「能源戰爭」正讓整個半導體產業面臨前所未有的挑戰。AI 算力需求呈指數爆炸，遠遠超越摩爾定律的步伐，資料中心耗電量急速攀升，甚至可能在 2030 年前後撞上「能源牆」，迫使產業從單一晶片思維全面轉向機架級系統優化。蔡力行認為，未來十年每瓦效能若無法提升 100 倍，那 AI 經濟的永續發展將岌岌可危。趕快跟著股感的腳步，一起來看看這場演講揭露了哪些專業洞見與產業警訊！

我們正活在 AI 時代，影響力將超越網際網路革命

蔡力行開場即指出，無論喜不喜歡，每個人已經直接或間接地活在 AI 時代。就像 30 多年前網際網路改變一切，AI 將帶來更巨大的衝擊，滲透研究、工作、生活與隱私。但邊緣裝置再強，也永遠追不上模型製造者不斷推更大、更好的雲端模型，所以雲端 AI 與資料中心才是目前的焦點。

AI 經濟爆發背後的算力缺口與「能源戰爭」

從 2012 年機器學習起飛與 2022 年生成式 AI 爆紅以來，已經形成正向（或惡性）循環：更多運算能力帶來更好模型，使用者越愛用，需求越爆炸。圖表顯示，訓練與推論的運算需求已從摩爾定律的線性成長轉為指數級，單靠每 18 個月 2 倍的進步已不足以應付。

圖片來源：Mediatek

超大規模雲端業者（CSP）因此砸下驚人資本支出，未來 3-5 年的年複合成長率達 25%，推升半導體產業營收高速成長（含 AI 後達 16% CAGR），甚至可能在 2026-2027 年突破 1 兆美元大關。但代價是能源消耗失控：原本每 3-4 年才會造成能源需求翻倍，如今縮短到只要半年或更短，一個資料中心園區用電量已等同舊金山全市，產業正面臨結構性的「能源戰爭」，供應跟不上建設速度，2030-2035 年恐怕就會撞牆。

圖片來源：Mediatek

從晶片到機架：衡量標準轉向每瓦效能與每 TCO 效能

蔡力行呼籲產業思維必須向上升級，不再只賣單顆晶片，而是提供完整機架級解決方案。資料中心的核心單位是機架（rack），內含多個 blade（或 AI 運算系統），並整合 CPU、DPU、XPU（GPU/TPU等加速器）、高速互連與冷卻系統。未來關鍵指標會變成：

每瓦效能（Performance per Watt）：面對能源瓶頸，必須持續突破。
每總擁有成本效能（Performance per TCO）：讓 AI token 大規模、低成本產出，像今天的網際網路一樣感覺是「免費的」。

XPU 核心挑戰：四大面向必須全面突破

機架內部的 AI 運算系統是異質整合平台，包含多個 XPU、DPU、CPU 以及高速互連。關鍵在於 XPU（如 GPU、TPU 或其他加速器）是運算核心，但需要 CPU 控制、DPU 管理數據流，它們之間互相協同工作。

XPU 需要變得越來越大、越來越複雜，以提供更好的指標。如果觀察會發現每一代的尺寸都在顯著增加。這就是摩爾定律的體現：更大的晶片、更多的電晶體。要實現這些目標，蔡力行認為有四大挑戰：

設計技術協同優化（DTCO）：製成從 4 奈米推進到 1.4 奈米。電晶體密度增加約 2.5 倍。此外，設計技術協同優化（DTCO）可以產生額外的效益，有時甚至相當於半個製程節點的領先。在電力方面，也嘗試降低電壓（VDD），從 0.55V 降到 0.45V 可以提升 2 倍的每瓦效能。同時也透過應用特定架構填補算力缺口。
記憶體系統（Memory）：記憶體現在佔了 XPU 成本（BOM cost）的 50%。我們需要更寬的頻寬、更快的存取速度和更高的容量。隨著推論成為主流，DDR 甚至 SRAM 將變得更加普遍。新的架構如「存算一體」（Compute in Memory）或近記憶體計算也在研發中。我們需要頻寬、可靠性（因為是以 KGD (Known Good Die，良品裸晶粒) 形式封裝）以及充足的供應。
互連技術（Interconnect）：所有組件都必須連接，無論是小晶片（Chiplet）間、封裝間還是機架間。互連本質上是對算力的一種「徵稅」，因為它消耗延遲與電力。這也是為什麼共同封裝光學（CPO）成為現在及未來的熱門議題。
先進封裝（Advanced Packaging）：我們需要更大、更複雜的封裝。CoWoS 提供目前主流的 2.5D 封裝。預計到 2030 年，封裝尺寸將達到 10,000 到 20,000 平方公釐（大約是 iPad Pro 的大小），並結合 3D 堆疊。在這些封裝內，我們需要更好的供電與熱管理。這不只是矽晶片人員的事，機械工程師和材料科學家也需要加入解決熱與機械應力的問題。